인텔이 지난달 열린 ISPD(International Symposium on Physical Design) 2017에서 미래 반도체 공정에 대한 연구를 발표하며 CPU 전압을 0.5V까지 줄일 수 있을 것이라는 내용의 연구를 발표했다.

전통적인 CMOS 공정의 종말이 2024년으로 예상된다는 예상이 나온 가운데, 인텔의 Ian Young 제조 기술 부분 수석 연구원은 CMOS 프로세스를 유지하면서 더욱 낮은 전력의 제품을 만들어 전압을 0.5V까지 줄이는 것을 목표로하고 있음을 전했다.

CMOS 공정 유지 이유에 대해서는 클러킹과 I/O 아날로그 회로 구성에 일부 CMOS 트랜지스터가 필요하기 때문이라고 이유를 설명하면서, 전압을 낮추기 위한 12가지 이상의 새로운 방식이 테스트되고 있다고 발표했다.

한편, IRDS(International Roadmap for Devices and Systems)는 2019년에 GAA(gate-all-around) 트랜지스터가 성과를 보일 경우 2024년 4nm/3nm 노드에서 FinFET를 완전히 대체, 전통적인 CMOS 회로가 2024년에 종말을 맞이할 것이라는 예측이 나온 바 있다.